PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-007150

(43)Date of publication of application: 14.01.1987

(51)Int.CI.

H01L 27/10 G11C 11/34

(21)Application number: 60-144574

(71)Applicant: AGENCY OF IND SCIENCE &

TECHNOL

(22)Date of filing:

03.07.1985

(72)Inventor: IKEDA HIROSHI


KATO KOICHI


(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To provide memory function in an MOS transistor itself by controlling the amplitude of a voltage applied to the gate and drain of an MOS transistor formed on an insulator.

CONSTITUTION: A sensing circuit 30 writes, erases and reads out information to control the amplitude and timing of a voltage applied to a gate 25 and a drain 23. The circuit 30 applies a voltage of the degree not generating an impact ionization to the drain 23 at writing time, applies a voltage of threshold value or higher to the gate 25, and then abruptly set the gate voltage to zero. It applies a voltage of the degree for generating impact ions to the drain 23 at erasing time, applies a voltage of threshold value of higher to the gate 25, and then abruptly sets the gate voltage to zero. It applies a gate voltage of threshold value or higher in the state that a voltage of the degree not generating an impact ionization is applied to the drain 23 at writing time.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

向日本園特件庁(JP)

10 特許出願公開

四公開特許公報(A) 昭62-7150

Spint Cl.4

識別記号

/81=ABC55726147

广内整理番号

@公開 昭和62年(1987)1月14日

H 01 L 27/10 G 11 C 11/34

6655-5F

発明の数 1 (全4頁) 寒杏請求 有

半退体記憶装置 49発明の名称

> 匈特 图 四60--144574

類 昭60(1985)7月3日 **多出**

砂発 明

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

明 份発

弘。一

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

工菜技術院長 P)E 他出

1、発明の名称

半導体配值裝置

2. 特許論収の範囲

(1) 電気的に辞遊している一路電型の半帯体層の 両端に該半導体層と逆導電型の不統物側からなる ソース・ドレインを形成し、且つ上配半線体層上 に絶様膜を介してゲート電気を形成してなる MOSトランジスタと、前記ゲート推復の電位を 変化させることにより前記半導体層の定位を変化 せしめ、多数キャリアの浴波により無能の容込み を行う書込み手段と、前紀半導体層内の多数キャ リアの量を定常状態に戻す態去手段と、チャネル に電流を流した時に前記半導体層中の多数ギャリ ア数の大小によるチャネルコンダクタンスの大小 を検出することによって情報を読出す禁出し手段 とを具備してなることを特徴とする半導体配位数

② 前記書込み手段は、ドレインにインパクトイ オン化の生じない程度の矯正を印加しておき、ゲ

医部门 医乳头畸形 背景 医龙

一ト電圧をしきい彼以上の電圧から急激に零にす ることである特許額求の範囲第1項記載の半額体

前配得去手段は、ドレインにインパクトイオ ン化の生じる程度の電圧を印加しておき、ゲート 対決をしきい値以上の電圧から急性に写にするこ とである特許請求の範囲第1項記載の半導体記憶 装置.

前屋設出し手段は、ドレインにインパクトイ オン化の生じない程度の電圧を印加しておき、ゲ --トにしきい値以上の暫圧を印加することである 特所謂求の範囲第1項記載の半導体記憶経歴。 3 静朗の壁館を設備

(発用の技術分解)

本発明は、半導体記憶装置に係わり、特に植像 体上の半準体層中に形成されるMOSトランジス タを用いた半導体配供を置に関する。

(発明の技術的背景とその問題点)

進来、情報の国換え可能な半導体配数素子とし T 14 .

えいくち さいいんしょく

1 ...

特開昭62-7150.(2)

FAMOS (Floating Gate Avalanche Injection MOS)、SAMOS (Stacked Gate Avalanche Injection MOS)、MNOS (Metal Nitride Oxide Semiconductor) 質が配発されている。

/81=ABC55726147

本規則は上記事情を考慮してなされたもので、 その目的とするところは、絶縁体上に形成される MOSトランジスタを利用して、簡単な構造で書 機え可能な半準体記憶装度を提供することにある。 (発明の順致)

本発明の母子は、1個 MOSトランタスタで 1個の記憶系子を実現することにあり、絶縁体上 に形成されるMOSトランタスタのゲート及びド レインに印加する衛圧の大きさを制御することに より、MOSトランダスタ自体に記憶機能を終た せることにある。

出す跡出し手段とを裂けるようにしたものである。 (発明の効果)

本発明によれば、1個のMOSトランクスタで 1個の記憶素子を実現することができる。このため、構造が簡単となり、従来被置よりも欠価に製造することができる。さらに、高い電圧を必要とせず、そのための回路対策及び素子対策も不数となり、このことからも製造コストの低級化に存効である。

(発明の変施例)

以下、本発明の詳細を図示の実質例によって説明する。

第1図は本見明の一実施例に係わる半準体配象 装置を示す機略側成図である。給操体10上に形 成されたP型シリコン圏(評定総板)21にN型 本統物をドーピングしてソース・ドレイン領域 22,23を形成し、さらにゲート数化数24を 介してゲート常生25を形成してなるMOSトラ ンシスク20が構成されている。ここで、シリコ ン既21は、SIO2数等の絶数体10上に多結 品や非品質のシリコン膜を堆積した機に、ビーム アニールによって咳咳を単結晶化して形成された ものである。そして、このシリコン群21は、停 取状処となっている。

上紀MOSトランシスタ20のソース22は接地され、ドレイン23及びゲート電極25はセンス回路30に接続されている。センス回路30は、MOSトランシスタ20に対し情報の審込み。質去及び終出しを行うもので、ゲート25及びドレイン23に印加する電圧の大きさ及びタイミング等を朝仰するものとなっている。

ここで、センス包路30においては、情報の多込み時及び消去時に次のような電圧を発生する。 を込み時は、第2回(a)に示す如くドレイン 23にインパクトイオン化の生じない程度の電電 を印加しておき、ゲート25にしきい値以上の電 圧を印加した後、このゲート電圧を創漁に称インの では、第2回(5)に示す如くドレイン 23にインパクトイオンが生じる程度の電圧を 23にインパクトイオンが生じる程度の電圧を 加しておき、ゲート25にしきい値以上の電圧を

特開昭62-7150(3)

印加した後、こ ゲート電圧を急激に零にする。 また、彼込み時には、ドレイン23にインパクト イォン化の生じない程度の复圧を印加した状態で しきい値以上のゲート増圧を印加するものとなっ

/81=ABC55726147

たお、上足のMOSトランジスタ20は通常の 半準 メモリ素子と関様に、マトリックス状に配 列し、ゲート及びドレインをそれぞれワード線及 びピット線に接続することにより、記憶回路とし て機能するものとなっている。

次に、上記表成された半導体記憶装置の作用に ついて盤閉する。

ます、情報を推込な場合は、ゾース22を模地 し、ドレイン23にインパクトイオン化の生じな い程度の低い正常圧(例えばり、5 V)を加えた。 後、ゲート豊盛25にしまい値電圧以上の正の意 圧(例えば5V)を加えて浮遊越版21の絶縁膜 24下にチャネルを作り、その各急性にゲート電 圧をしきい配以下に低下させる。このようにゲー ト徴圧を急激に低下させると、チャネル内の電子

すると、インパクトイオン化のための正孔が浮取 基板21に多く溜まる。

半導体配便素子に書込まれた機報を提出す場合 は、ドレイン23をピット線に接続し、ピット線 は予めある地圧(例えば 2 . 5 V) に充電してお く。その後、ゲート電極25の電圧をしきい鉄管 圧以上に上げると、ドレイン電旋が扱れる。この 時、ピット権の懲位はインパクトイオン化が生じ ない程度の電位に充電されているので、次にゲー ト電板25をしきい値電圧以下にして映出しが静 わると、伊賀都板21は日にパイアスされたまま 情報が残る。浮遊塾板21がパイアスされていな い時は、ゲート電機25の電位を上げると電子が 存取が仮21内に流れ、正孔が下に押し下げられ、 **浮遊器板電位が上がり、しきい値能圧が下がって** 多いドレイン電旋が流れる。この時には、ピット 橙をセンスして、インパクトイオン化が起こる程 度の短位にする。そうすると、浮放器板21はゲ ート階種25の電位を再びしきい値より下げ鉄出 しを終了すると、正孔が多数残り情報が保持され

がソース・ドレインに吸収されることになり、チ 魚粘合のため、浮遊藝板21 ャネル・純板関 の常位が下がる。すると、ソース・ドレインより 供給される男子と辞遊様を21内の正孔とが、熱 的に対消滅を起こし、浮遊撃板21内の正孔微度 が強くなり、ソース22に対して厚遺雑仮21が 急激に負にバイアスされたまま保持される。この 状態は、MOSトランジスタ20にパックパイア スが加わった状態で、角にパイアスされるとしき い後電圧が上がり、ドレイン電流を制定すると、 浮遊貨板で1がソースででは間位のとき、即ち 半導体記憶素子(MOSトランツスタ20)に慣 報が直込まれていないときに比べて少ない常復し か溢れない。

半導体記憶素子に記憶された情報を済去させる 組合は、光を照射して浮道装板21内に電子・正 孔対を生成させ、浮波銘板21内の正孔の数を元 に戻すか、或いはドレイン23にインパクトイオ ン化を起こす程度の暫圧(例えば5V)を加え、 その後ゲート無圧を加えて負激にしきい値以下に

かくして本実施例によれば、MOSトランジス タ20に記憶器学の機能を持たせることができる。 即ち1回のMOSトラングスタから1個のメモリ 素子を実現することができる。しかも、MOSト ランジスタ20の構造は通常のトランジスタ構造 と間様でよく、また真い気圧を用いる必要もない ので、その触迹が容易であり、弱选コストの大幅 な低減化をはかり得る。

なお、本発明は上述した実施例に協定されるも のではない。例えば、放記MOSトランジスタは N駅に狙るものではなく、P型であってもよい。 さらに、シリコン層はSIO2 等の非高質絶縁体 上に形成されたもの(SOI)ではなく、サファ イア等の単結品絶数体上に形成されたもの

(SOS) であってもよい。また、MOSトラン ジスタのゲート及びドレイン等に印加するバイア ス条件等は、使用するMOSトラングスタの特性 に応じて適宜を受可能である。その後、太発明の 要片を冷裂しない範囲で、種々変形して事節する

/01-10-26-16:57

1

ことができる。

4. 図面の簡単な説明

第3凶は本発射の一実施例に わる半導体記憶 成图、第2图(a)(b)は上 記装置に用いたセンス回路の作用を説明するため のものでドレイン及びゲートに印加する電圧を示 す信号短形的である。

/81=ABC55726147

10… 柏像体、20… N型MOSトランツスタ、 21~P型シリコン圏(浮波装板)、22~ソー ス、23…ドレイン、24…ゲート酸化酶、 25 … ゲート電板、30 … センス回路。

特開昭 62-7150 (4)

